在ChatGPT的协助下，他们不只规划出CPU上的一个组件，乃至还经过了有效性验证环节。
这个组件首要担任创造出一种依据八位累加器的微处理器架构的逻辑。而累加器本质上是寄存器（存储器），是专门寄存算术或逻辑运算的一个操作数和存储运算成果的。而这是CPU运作中不可或缺的一部分。
其间一个阶段是用硬件描绘言语（HDL）（例如Verilog）描绘芯片内不同部件的实践几许形状、密度和全体布局。
在这项研讨中，研讨人员别离运用LLM对八个有代表性的硬件规划示例进行了研讨。工程师与LLM之间实时来回交互，将纯英文文本逐渐转化为Verilog（HDL）的等效代码。
其间一位硬件工程师与LLMs一起规划了一种新颖的依据八位累加器的微处理器体系结构。他们将这些基准测验和处理器发送到Skywater 130纳米Shuttle进行流片（tapeout）。
此外，研讨人员还针对8位移位寄存器进行了基准测验。告知大模型正在测验为一个「测验称号」创立一个Verilog模型。然后供给标准阐明，界说输入和输出端口以及其他所需的详细信息。终究问询他该怎么编写一个满意这些标准的规划。
研讨人员又依据Bard和HuggingChat的初始提示，让它们从头生成了五次答复，但两者仍是都失利了。Bard一向不足以满意给定的规划标准要求，而HuggingChat的Verilog输出在模块界说之后就不契合语法标准。
终究依据成果得出ChatGPT-4的体现较为超卓。大多数基准测验都经过了，而且大部分只需求东西反应即可。
与创立可运转规划比较，ChatGPT-4在创立可运转的测验台上遇到了更多困难，往往还要人类的反应定见。
而与ChatGPT-4比较，ChatGPT-3.5的体现显着较差，大多数基准测验都失利了，而那些经过测验台的对话大多数也不契合标准。与ChatGPT-4比较，ChatGPT-3.5每次对话和基准测验之间会呈现各式各样的问题，在规划和测验台方面需求更频频地进行批改。
跟着大言语模型（LLM）的继续发展，未来从构想到功能规划，LLM或许都可以轻松完结。
虽然咱们强调了模型的单步功能（即一步完结规划），但关于硬件使用来说，让它们以“一起规划师”的身份参加，可能会体现得更好。