在ChatGPT的帮助下，他们不仅设计出CPU上的一个组件，甚至还通过了有效性验证环节。
通常，设计和制造芯片的过程中会经历几个阶段。其中一个阶段是用硬件描述语言（HDL）（例如Verilog）描述芯片内不同部件的实际几何形状、密度和整体布局。
在此前，作为一个极其专业化和复杂的领域，HDL编写一直是一项相对罕见且非常难以掌握的工作。
研究小组成员之一、也是研究助理教授的Hammond Pearce博士更是认为：硬件描述语言的最大挑战就没有多少人知道怎么编写它们，很难成为这方面的专家。
这也就从另一方面代表着，即使是最好的工程师也还是经常需要用这种语言做一些琐碎的事情。
其中一位硬件工程师与LLMs共同设计了一种新颖的基于八位累加器的微处理器体系结构。他们将这些基准测试和处理器发送到Skywater 130纳米Shuttle进行流片（tapeout）。
研究人员又基于Bard和HuggingChat的初始提示，让它们重新生成了五次回答，但两者还是都失败了。Bard一直不足以满足给定的设计规格要求，而HuggingChat的Verilog输出在模块定义之后就不符合语法规范。
鉴于Bard和HuggingChat在初始的挑战基准测试中表现不佳，研究人员决定后续完整测试仅对ChatGPT-4和ChatGPT-3.5进行。
你能为这个设计编写一个Verilog测试台吗？测试台应该具备自检功能，还可以与iverilog一起用于仿真和验证。如果测试用例失败，测试台应该可提供足够的信息，以便找到并解决错误。
而与ChatGPT-4相比，ChatGPT-3.5的表现明显较差，大多数基准测试都失败了，而那些通过测试台的对话大多数也不符合规范。与ChatGPT-4相比，ChatGPT-3.5每次对话和基准测试之间会出现各种各样的问题，在设计和测试台方面需要更频繁地进行修正。
随着大语言模型（LLM）的继续发展，未来从构想到功能设计，LLM或许都可以轻松实现。
尽管我们强调了模型的单步性能（即一步完成设计），但对于硬件应用来说，让它们以“共同设计师”的身份加入，可能会表现得更好。
当与经验比较丰富的工程师协同工作时，它们能成为一种“力量倍增器”。工程师能够准确的通过模型提供的“初版设计的具体方案”，进行微调和快速迭代。
这项研究成果是我们大家都认为首次完全由AI生成的硬件描述语言（HDL）转化为物理芯片的案例。
一些人工智能模型，比如OpenAI的ChatGPT和谷歌的Bard，可以生成不同编程语言的软件代码，但它们在硬件设计领域的应用尚未被广泛研究。
而这项研究表明，AI在硬件制造方面也具有潜力，尤其是在对话式应用中，通过反复交流可以完善设计。
并且，这样一来HDL编写过程中人为引起的错误就会减少，从而可缩短设计时间和上市时间，也可允许更多创造性的设计。
研究人员认为如果这样的一个过程可以在一定程度上完成自动化，不但可以加快现在的工作速度，还能减轻人为瓶颈。
但是，完全依靠类似于ChatGPT这种大模型或者依赖电力运行的软件机器也存在一定的风险。用于芯片设计的LLM在训练阶段也存在难解的黑盒子等一系列问题。